电路拉了几句家常。他说：“你看，这个1.5bit结构的MDAC电路，一堆的开关加，看起来好像很杂乱，但假如推导出它的传递函数，会发现仅仅一条简略的数学公式，其传输曲线也很简洁明了。所以，许多电路本质上仍是数学，仅仅是用电路的方式完结罢了。”
我觉得，这算是一个老工程人的中肯的见地，很是让人服气（心里静静点个赞）。
MDAC 电路一般由开关电容电路来完结，和 S/H 类似，它在两相非交叠时钟操控下作业，作业阶段分为两个阶段：采样阶段和扩大阶段。
图2给出了 1.5 位结构 MDAC的电路结构示意图，其间电容 CS和 CF容值相同。时钟 Φ1 和Φ2为两相非交叠时钟。
MDAC 电路作业进程如下：假定时钟为高的时分有用。在采样相，衔接联系如图3(a)。两个电容对输入信号Vin进行采样，运放此刻处于复位状况。采样完毕时间，Vx节点存储的总电荷量为：
在扩大阶段, 电路处于闭环状况, 衔接联系如图3b所示。CS电容的一端接S0*Vref , 它的值可认为Vref、0、-Vref , 由本级subADC输出决议, 在扩大相, 节点上的总电荷为：
由于CS=CF,S0依据Sub-ADC成果不同可为+1、0、-1。因而上式能够写成如下分段方式：
MDAC的输出也称为余量电压。式(3)所示的余量会被传输到下一级流水线级进行持续量化，直到最终一级的Flash级，完结一切的量化，输出N位数字码。从式(4)能够取得1.5位流水线所示。其间±VREF/4是sub-ADC中比较器阵列的参阅电平，S0为-1、0、1分别对应着数字输出00、01、10。有用位数为1位，别的一位为冗余位，和后级流水线级的数字输出码进行错位相加，消除比较器的失调带来的差错。因而这样的结构，被称为1.5位流水线位MDAC传输曲线
分辨率都由 1 个由 R 电阻器、2R 电阻器以及 1 个开关组成的调集完结的，开关可在参阅电压与接地之间切换，能够在输出
在上篇文章中评论了电阻串 DAC 架构及其趋势。假如您没看到，能够在这里阅览该博客文章。本文将要点介绍两种十分类似的架构：R-2R DAC 与
介绍 /
麒麟9000S和麒麟9000有什么不同？麒麟9000s和麒麟9000哪个好
React Native for Windows运用React构建原生Windows使用
